{$cfg_webname}
主页 > 外文翻译 > 计算机翻译 >

p架构和C + +编程环境的一种高度并行图像信号处理器

来源:wenku7.com  资料编号:WK720835 资料等级:★★★★★ %E8%B5%84%E6%96%99%E7%BC%96%E5%8F%B7%EF%BC%9AWK720835
以下是资料介绍,如需要完整的请充值下载。
1.无需注册登录,支付后按照提示操作即可获取该资料.
2.资料以网页介绍的为准,下载后不会有水印.资料仅供学习参考之用. 帮助
资料介绍

p架构和C + +编程环境的一种高度并行图像信号处理器(中文13000字,英文PDF)
摘要
高度并行的单片机图像信号处理器架构已得出的分析,图像处理算法。现有水平的并行及其相关要求,数据获取,控制和复杂的行动时考虑到了。RISC架构,所谓的WPAR ,数字信号处理器,由一个控制单元, 16个并行ASlMD控制数据路径与自主选择处理和教学能力,本地数据缓存每个数据路径,一个共同的记忆与矩阵式数据存取和强大的DMA单元。拟议的架构的目的是通过评估的结果进行了分析算法的特征特性与尊重其固有的并行优化的资源,实现加速和实施成本。这导致两者之间的适当平衡并行度和灵活性,从而导致了高性能的广泛应用领域。更多的采取了措施,以支持高效率的高度可编程的处理器。这是所取得的并行执行特殊构建特色和C + +的编程环境。它包括一个适应的GNU C + +语言编译器和汇编器的优化,支持各级适用所提供的硬件。虽然大多数的情况并行保存的是无形的程序员,数据级并行是表示由程序员使用特殊的新的数据类型添加到了标准的C / C + +的数据类型。持续不断的性能约2.0千兆每秒的行动所取得的100兆赫频率的处理器为许多图像处理算法,导致处理时间如为归一化相关的512 x 512的像素与32 × 32相关保存速度450毫秒。因此,所拥有的性能是一个可编程的并行处理器结构,迄今需要一个专门的应用积体电路。

 

p架构和C + +编程环境的一种高度并行图像信号处理器


 

推荐资料